CIRCUITS INTÉGRÉS

Le substrat

Le substrat des circuits intégrés CMOS – c'est-à-dire la base sur laquelle ils sont construits – est en silicium. Cet élément est abondant à la surface de la Terre sous forme de sable (silice et silicates). Pour pouvoir être utilisable dans ce secteur de l'industrie, il doit être parfaitement purifié et mis sous forme de galette monocristalline. Cette dernière représente en fait un cristal de silicium homogène ayant une orientation atomique parfaitement définie. Son diamètre actuel varie de 200 à 400 mm et son épaisseur est d'environ 0,5 mm. Ces galettes sont obtenues en découpant des barres de silicium pur, d'une longueur de 30 cm à 1 m. Chaque galette permet de réaliser en parallèle un grand nombre de circuits intégrés, généralement identiques, organisés en matrice.

Avant d'être mis sous forme de barre, le silicium est tout d'abord liquéfié dans un creuset puis purifié jusqu'à atteindre le taux d'une impureté pour 10 milliards d'atomes. Ensuite, tout en le maintenant à la température de 1 425 ⁰C (juste supérieure à son point de fusion qui est de 1 380 ⁰C), on présente à sa surface un morceau de silicium monocristallin. Ce germe, suspendu à une barre tractable, affleure la surface en tournant lentement (un tour par seconde). Les atomes de silicium du creuset vont alors s'accrocher à ce germe et se solidifier en reproduisant parfaitement la structure du cristal. Le germe et le cristal en formation sont alors lentement soulevés (tirés), formant ainsi une « carotte » de silicium qui croît à raison de quelques centimètres par heure. Pendant la procédure de tirage, le substrat est dopé par des atomes dopants (le plus souvent du bore). Les carottes sont ensuite débitées en galettes grâce à des scies diamantées. Une marque est réalisée pour indiquer clairement l'orientation du cristal. Enfin, les galettes sont polies mécaniquement et chimiquement (phase dite CMP, chemical mechanical polishing).

L'oxyde de silicium

La facilité avec laquelle il est possible de contrôler son oxydation est une propriété très intéressante du silicium. L'oxyde de silicium (SiO₂, couramment appelé quartz) possède des propriétés remarquables : c'est un très bon isolant électrique (fig. 11) et une barrière infranchissable pour la majorité des dopants. Il adhère à la plupart des matériaux utilisés pour l'élaboration des circuits intégrés, en particulier l'aluminium. Il peut être facilement gravé grâce à de l'acide fluorhydrique, et aisément planarisé (rendu plan) par des méthodes chimiques et mécaniques. Pour toutes ces raisons, l'oxyde de silicium est utilisé à tous les niveaux de la production : réalisation des grilles des transistors, isolation électrique des transistors entre eux ou des transistors vis-à-vis des couches de métal ou encore des couches entre elles. L'oxyde de silicium peut être obtenu de deux manières différentes : soit en faisant circuler – à la surface du silicium – un flux d'oxygène (Si + O₂→SiO₂) ou de vapeur d'eau (Si + H₂O→SiO₂ + 2H₂), à une température d'environ 1 000 ⁰C (on qualifie cet oxyde de natif), soit en créant une réaction chimique entre des gaz (silane + oxygène : SiH₄ + 2O₂→SiO₂ + 2H₂O). L'épaisseur de l'oxyde ainsi obtenue peut être de quelques nanomètres seulement (c'est-à-dire l'épaisseur de quelques atomes) ; elle est très uniforme et varie seulement de quelques pour-cent sur toute la surface de la galette.

La photolithographie

Le procédé photolithographique est utilisé à chaque étape pour créer chacune des couches du circuit. Il consiste à reproduire un dessin (masque) sur le substrat, en projetant l'ombre de celui-ci (éclairé par des ultraviolets à très faible longueur d'onde) sur le substrat préalablement recouvert d'une résine photosensible. La résine peut être positive ou négative. Elle est positive si les parties protégées de la lumière sont durcies, sinon elle est négative. Après élimination de la résine non durcie, le dessin à reproduire apparaît en résine durcie sur la galette (fig. 12). Enfin, les zones non protégées par la résine peuvent être attaquées pour être éliminées ou pour être dopées. Cette séquence lithographique est utilisée pour chaque couche, et même parfois plusieurs fois par couche (plus d'une vingtaine de fois sur l'ensemble des étapes pour les technologies modernes).

Principe de dopage du substrat

La réalisation des transistors MOS nécessite la création dans le substrat de zones dopées qui sont obtenues en diffusant localement des atomes dopants (donneurs et accepteurs d'électrons). La procédure est la suivante (fig. 13) :

On recouvre d'abord le substrat d'une mince couche d'oxyde de silicium qui a pour rôle de protéger la surface du silicium lors du dopage. On sélectionne ensuite les zones à doper en effectuant une séquence de lithographie, puis on attaque l'oxyde de silicium à l'acide fluorhydrique (qui n'agit pas sur le silicium) pour mettre le substrat à nu dans les zones non protégées par la résine ; on bombarde enfin la galette avec des atomes dopants (arsenic pour les donneurs d'électrons – N –, bore pour les accepteurs d'électrons – P –). L'énergie et la durée du bombardement déterminent la profondeur du dopage. Le bombardement se fait souvent en biais pour mieux contrôler la profondeur du dopage.

Principe du processus de réalisation CMOS

À partir d'un substrat faiblement dopé P, on effectue différentes étapes.

Formation du caisson (fig. 13). Cette première étape consiste à former les caissons N pour l'implantation des transistors P. La démarche est identique à l'obtention d'un substrat dopé : oxydation du substrat, couverture de résine, exposition aux UV du masque des caissons, suppression de la résine non durcie, attaque de l'oxyde non protégé par la résine, dopage N profond, nettoyage de la résine et de l'oxyde.

Création et isolation de la zone active (fig. 14). Les drains et sources des transistors forment les zones actives qui doivent être bien isolées électriquement entre elles. Pour cela, on sépare les zones par d'épaisses barrières d'oxyde de silicium. Les différentes étapes de cette procédure sont : oxydation de la surface, couverture par du nitride de silicium (Si₃N₄ dit simplement nitrure), protection des zones destinées à devenir actives par de la résine durcie, séquence photolithographique, gravure des zones non protégées par le nitrure, oxydation épaisse, nettoyage de la résine, du nitrure et mise à nu du substrat. L'oxyde ainsi produit dénommé Field Oxyde ou FOX, très épais, croît au-dessus du substrat mais pénètre également profondément dans le substrat lui-même, pour isoler électriquement les transistors entre eux. Les zones actives sont maintenant délimitées par le FOX ; si elles sont sur le substrat, elles sont dopées P ; si elles sont sur les caissons N, elles sont dopées N.

Réalisation de la grille (fig. 15). Les grilles des transistors sont mises en place avant de doper les zones actives pour que l'alignement du canal sur la grille soit automatique. Les grilles sont obtenues de la façon suivante : oxydation mince du substrat, couverture par une couche de polysilicium, couverture de résine, séquence photolithographique pour protéger les zones de polysilicium à conserver, gravure du polysilicium non protégé, nettoyage de la résine et de l'oxyde non protégé par le polysilicium.

Dopage des zones actives (fig. 16). Les zones actives à doper sont maintenant délimitées et les grilles sont posées. Les zones actives doivent être dopées soit N, soit P. Pour doper N, on suit la procédure suivante : couverture de résine, séquence photolithographique pour ajourer les zones actives à doper, dopage à l'arsenic, nettoyage de la résine. Le dopage P est similaire mais l'élément utilisé est du bore et non de l'arsenic.

Isolation électrique entre couches (fig. 17). Les transistors sont désormais complètement formés. Avant de les connecter entre eux, ils sont recouverts d'un isolant réalisé par une épaisse couche d'oxyde de silicium, laquelle est planarisée par des procédés mécaniques et chimiques. Pour assurer les connexions entre transistors, les procédés actuels permettent de mettre non pas une mais 6 voire 8 couches de métal, toutes séparées par une couche d'oxyde épais planarisée.

Ouverture ponctuelle de l'isolant. Un trou, encore appelé cut, contact ou via, est effectué dans l'oxyde de silicium pour atteindre le niveau inférieur. Ce dernier peut être une zone de diffusion, du polysilicium ou un métal pour les couches les plus élevées. Les trous sont réalisés de la façon suivante (fig. 18) : couverture de résine, séquence photolithographique mettant à nu l'isolant à retirer, attaque de l'isolant, nettoyage de la résine.

Mise en place des connexions (fig. 19). Les ouvertures ponctuelles étant réalisées, il reste à mettre les fils métalliques. Jusqu'en 1997, le métal utilisé était l'aluminium car c'est un bon conducteur, facile à vaporiser, adhérant parfaitement à l'oxyde de silicium. Pour le poser, il suffisait de recouvrir la surface de la galette d'aluminium, donc de remplir les trous, puis de faire une séquence de photolithographie pour ne conserver que les pistes voulues. Plusieurs couches de métal sont superposables, en répétant la séquence isolant-trou-métal. En 1997, I.B.M. a introduit des connexions à base de cuivre. Ce métal possède de meilleures caractéristiques électriques que l'aluminium, mais il est plus difficile à mettre en œuvre.

Protection du circuit. Lorsque toutes les couches sont posées, la galette est recouverte d'une couche de nitrure de silicium isolant, très résistant aux produits chimiques. Cette couche est toutefois percée pour qu'on puisse souder le circuit aux broches du boîtier.

Amélioration du processus. Les procédés de fabrication sont en constante évolution. C'est une évidence pour la finesse de gravure, mais on cherche également à améliorer la fréquence de fonctionnement. Or celle-ci dépend directement de la résistance électrique des matériaux. Plus les matériaux sont conducteurs, plus les circuits sont rapides. Pour améliorer la conductivité des zones dopées et du polysilicium d'environ un ordre de grandeur (un facteur 10), on recouvre ces matériaux d'une fine couche de titane ou de tungstène (salicide). Pour augmenter la conductivité du métal, l'aluminium a été remplacé par le cuivre. Pour pallier son manque d'adhérence sur la couche d'oxyde de silicium, on a modifié les procédés de fabrication. On commence par graver les pistes dans l'isolant, en utilisant une séquence de photolithographie et une gravure partielle de la couche d'isolant, puis en vaporisant le cuivre pour qu'il s'insère dans les gravures. Enfin, on nettoie la surface pour ne laisser que le cuivre dans les gravures.

Selon les prévisions de l'International Technology Roadmap for Semiconductors, il serait possible, en 2018, d'intégrer industriellement plus de 5 milliards de transistors sur une puce de type processeur et d'intégrer des mémoires de 100 milliards de bits. Cette évolution s'achèvera dans les décennies à venir car la physique des semi-conducteurs impose des limites sur la taille minimale du transistor qui empêche d'augmenter indéfiniment le nombre de transistors sur un circuit. Cependant, il est peu probable que cette limite marque le terme des circuits intégrés car, d'une part, les concepteurs de circuits et les programmeurs n'arrivent pas, même à l'heure actuelle, à exploiter l'énorme potentiel de calcul et de mémorisation disponible, et, d'autre part, il existe des recherches alternatives sur l'intégration qui ne se fondent pas sur les semi-conducteurs. Ces travaux portent sur l'amélioration de fonctions, telle que la mémoire, ou de caractéristiques, telles que la puissance consommée. On prévoit que ces nouvelles technologies seraient utilisées conjointement avec des semi-conducteurs pour réaliser des circuits hybrides.