Microélectronique : mémoire dynamique à accès aléatoire
En a, schéma de principe d'une mémoire DRAM (dynamic random access memory), constituée d'un ensemble de cellules dans lesquelles l'information est stockée. En b, cellule de la mémoire : le transistor est commandé par la ligne de sélection, et alimenté par la colonne de données. Pour écrire un bit, on ferme le transistor (tension « 1 » sur la ligne de sélection) et on applique la donnée « 0 » ou « 1 » sur la colonne de données. Pour lire l'information, on ferme le transistor avec un « 1 » sur la ligne de sélection et on lit la tension sur la colonne de données. En c, régénération des données. Cette opération consiste à fermer le transistor par la ligne de sélection puis prendre la tension sur la ligne de données et l'amplifier par un amplificateur à seuil. Cela donnera « 1 » en sortie si l'entrée était proche de « 1 », ou « 0 » si la tension était proche de « 0 ». On réinjecte ensuite ces nouvelles valeurs bien définies sur la ligne de données pour remettre la donnée en mémoire dans le condensateur.
Encyclopædia Universalis France - Conditions d'utilisation